英特尔建筑第2021天：桤木薯条，金湾和Gracemont核心

英特尔架构第2021天充满了深潜披露,今年的主题关注该公司即将推出的桤木湖的建筑细节的cpu,跨度从台式电脑到超便携应用程序通过结合两种类型的混合设计核心,首次x86台式电脑芯片。然而，与我们看到的其他Arm混合设计不同的是，英特尔调整了其Alder Lake芯片的最高性能可能。英特尔称，Alder Lake的高性能核心平均利润率为19%IPC在Rocket Lake Chips上改进，标志着公司建造的最快的高性能核心，其新的效率核心提供了高达5倍的天窗功率效率。英特尔的桤木湖也支持这样的功能PCIE.5.0和DDR5在连接技术上超越了AMD和苹果，在移动设计方面也超过了锐龙的核心，这可能是2021年秋季Alder Lake上市时急需的胜利。

英特尔还介绍了其用于数据中心的Sapphire Rapids和IPU处理器，这两款处理器自身也带来了大量突破性的新进展，并分享了有关其新处理器的细节用于台式机的离散游戏gpu，以及数据中心绑定Ponte Vecchio和Xe-HPC gpu,太。

Intel分享了许多关于其最新CPU架构的新信息，但在本文中我们主要关注Alder Lake。我们已经在这里列出了一个简短的披露清单，但我们将在下面的章节和以下页面对每个主题进行更深入的探讨:

• 阿尔德湖SoC将从台式机到TDP评级从9W到125W的超移动设备，所有都建立在英特尔7进程上。桌面PC配备多达8个性能(P)核心和8个高效(E)核心，共16个核心和24线程和高达30 MB的L3缓存对于单个芯片。
• 英特尔的新过度线程ed Performance (P)核心，带有Golden Cove微架构，专为低延迟单线程性能设计，拥有比Rocket Lake的Cypress Cove架构平均高出19%的IPC。它还支持用于数据中心变体的AVX-512和AMX(一种新的专注于ai的矩阵乘式ISA)(这两者在消费芯片上都是禁用的)。
• 英特尔的新型单线程效率（e）核心配备Gracemont MicroArchitecture，旨在提高多线程性能，并提供卓越的区域效率（小型占地面积）和性能/每瓦特。这些小芯中的四个适合在与天窗芯相同的区域，并在螺纹工作中提供80％的性能（在相同的电源）。单个E核心也比单螺纹工作中的单螺纹天窗核心（在同一电源处）提供40％的性能（警告适用于两者）。
• 英特尔的线程导演是一种基于硬件的技术，为Windows 11调度程序提供增强的遥测数据，以确保以优化的方式分配给P或E核心，可能会缓解混合架构的主要疼痛点之一标准桌面环境。这是启用混合架构的睡眠者技术。
• Alder Lake在任何情况下都不支持AVX-512(在P核中熔断，在E核中不支持)，以确保ISA应用程序是均匀的。
• Alder Lake支持DDR4或DDR5（LP4X / LP5）。Desktop PC支持X16 PCIe Gen 5和X4 PCIe Gen 4，而移动支持X12 PCIe Gen 4和X16 PCIe Gen 3，Thunderbolt 4和Wi-Fi 6e。
• 英特尔将于10月27日至28日举行首届英特尔创新活动，包括主题演讲、演示和技术会议。该事件将是亲自(地点未宣布)和远程，并很大程度上被认为是正式揭开阿尔德湖处理器堆栈。

alder湖配置和soc

快速回顾一下:英特尔的Alder Lake架构的设计让人联想到ARM的大。LITTLE，较大的内核主要用于高优先级的单线程工作，而较小的内核则执行多线程工作负载和低强度的后台任务。英特尔在这项任务中使用了“大”性能(P) Golden Cove核和“小”效率(E) Atom Gracemont核的组合。我们将在下面的页面中更深入地探讨核心架构。

英特尔对Alder Lake的目标是创造一些用于混合匹配设计的IP块，以满足从7W到125W tdp的广大消费市场。

如上所述，英特尔将P-Cores和E-Cores蚀刻到同一单个CPU模具上，其中四个较小的高效电子核（我们概述了红色的一个电子核心集群）耗尽大致相同数量芯片区域作为单一的高性能P芯（深蓝色）。该图可能并不完全缩放，但英特尔告诉我们，它可以将四个电子核心装入与单个天窗芯相同的空间。

Alder Lake Chips使用英特尔7过程，该过程用于在英特尔最近在其最新过程和包装路线图更新中重命名其流程节点之前称为“10nm增强的超级垃圾”。金湾核心支持超线程，允许两个线程在一个核上运行，而较小的Gracemont核是单线程的。这两种类型的内核都是IP块的一部分，也包括一些缓存拓扑(如L1、L2和LLC的一部分)。这意味着一些模型可能带有看似奇怪的内核和线程分布。

英特尔将核心，L3缓存（LLC），内存和其他IP块与环总线连接在一起，就像我们在主流桌面上看到其先前的CPU架构一样。

媒体引擎，在这种情况下相同Gen12 Xe LP建筑发现在老虎湖但移植到英特尔7进程，有两种变体:一种带有32个EUs (GT1)用于台式电脑(因为它们倾向于使用离散图形处理器)，另一种GT2变体带有96个EUs用于移动版本。英特尔表示Xe LP引擎支持这一功能1080便士游戏和功能a12位端到端视频管道。你会注意到，台式机型号没有Thunderbolt 4连接功能，也没有图像处理单元(IPU)，这些功能只用于移动版本。

Alder Lake桌面PC芯片将配备最多8个性能核心和8个效率核心，总共24个线程(每个p核2个线程，每个e核1个线程)。这些芯片还将最高达到30MB的L3缓存。

Alder Lake的新内存控制器支持四种不同的内存类型:DDR5-4800和LP5-5200，以及DDR4-3200和LP4x-4266。这种单一设计的广泛内存支持支持不同用例的不同类型的内存配置。英特尔似乎将其内存支持分为DDR4用于低端主板(B-和h系列主板)和移动系统，而DDR5将只用于高端配置(z系列主板)。考虑到DDR5内存在采用初期预期的高价格，这是有道理的，但值得注意的是，英特尔还没有确认它的方法。

Alder Lake还支持通过x16通道连接的64 GB/s吞吐量的PCIe 5.0。桌面PC芯片支持一个x16 PCIe Gen 5连接和一个额外的x4 PCIe Gen 4连接(尚不清楚这个x4连接是否用于芯片组或暴露给用户)，而低功耗的变体支持x12 PCIe Gen 4配置搭配x16 PCIe Gen 3连接。

P和E核、缓存和更高吞吐量的64gb /s PCIe 5.0和DDR5子系统的集合需要一个健壮的fabric，以确保各个元素之间的低延迟、高吞吐量连接。Alder Lake的计算结构将这些元素绑定在一起，整个元素集群甚至单个核心的吞吐量为1000 GB/s。英特尔表示，这种总线具有基于fabric利用率的动态带宽/延迟优化方案，但尚不清楚这与具有流量路由机制的标准环形总线有多大区别。该系统还可以根据利用率将L3缓存从包含策略或非包含策略转移。

此外，内存结构支持高达204gb /s的吞吐量，可以通过总线宽度和频率调整实时调整。这意味着Alder Lake的内存子系统可以根据实时的基于需求的启发式工作负载分析，在高频和低频操作状态之间动态调整，目的是根据手头的工作负载优化功率或性能。

基于设计的第一个芯片有三种不同的包，每个封装为不同的段：桌面PC芯片将丢弃到带有LGA 1700的新主板CPU插座(是的，115x冷却器和转换器是兼容的)，高性能的BGA Type3包的移动应用程序(这可能是一个12-28W UP3包，虽然英特尔还没有确认)，和高密度的BGA Type4 HDI包的Ultra mobile应用程序(可能是7-15W UP4等效超薄)。

我们已经收集了来自官方Linux CoreBoot补丁的大量信息，概述了P-和E-Cores的各种组合，我们还缩小了上面图片中的Intel的三个产品类别：

• Alder Lake-S:台式电脑
• Alder Lake-P：高性能笔记本电脑
• Alder Lake-M:低功率设备

*英特尔尚未正式确认这些配置。因此，并不是所有的型号都能进入市场。然而，清单假设所有模型在大核上都启用了Hyper-Threading。

正如我们在上面看到的，旗舰台式电脑模型将配备8个启用超线程的“大”核和8个单线程的“小”核，总共24个线程。因此，从逻辑上讲，8 + 8可以归入Core i9, 8 + 4可以归入Core i7, 6 + 8和4 + 0可以分别归入Core i5和i3。但是，自然地，我们不可能知道英特尔将如何划分它的产品堆栈，因为混合x86设计的全新范例。

现在我们已经对芯片在SoC级别上的设计有了更好的了解，让我们看看英特尔是如何确保应用程序位于正确的核心上的，然后深入研究核心微架构。